晨熙家族
特性
產品參數
文檔
參考設計
設計資源
購買咨詢
晨熙家族
特性

高云半導體 GW2A 系列 FPGA 產品是高云半導體晨熙?家族第一代產品, 內部資源豐富,具有高性能的 DSP 資源,高速 LVDS 接口以及豐富的 BSRAM 存儲器資源,這些內嵌的資源搭配精簡的 FPGA 架構以及 55nm 工藝使 GW2A 系列 FPGA 產品適用于高速低成本的應用場合。

高云半導體提供面向市場自主研發的新一代 FPGA 硬件開發環境,支持 GW2A 系列 FPGA 產品,能夠完成 FPGA 綜合、布局、布線、產生數據流 文件及下載等一站式工作。


小蜜蜂家族




優勢
特性
低功耗

- ? 55nm SRAM 工藝

- ? 核電壓:1.0V

- ? 支持時鐘動態打開/關閉

支持多種I/O 電平標準

- ? LVCMOS33/25/18/15/12;LVTTL33,SSTL33/25/18 I, II, SSTL15; HSTL18 I, II, HSTL15 I; PCI, LVDS25, RSDS, LVDS25E, BLVDSE MLVDSE, LVPECLE, RSDSE

- ? 提供輸入信號去遲滯選項

- ? 支持4mA、8mA、16mA、24mA 等驅動能力

- ? 提供輸出信號Slew Rate 選項

- ? 提供輸出信號驅動電流選項

- ? 對每個I/O 提供獨立的Bus Keeper、上拉/下拉電阻及Open Drain 輸出選項

- ? 支持熱插拔

高性能 DSP ???/td>

- ? 高性能數字信號處理能力

- ? 支持9 x 9,18 x 18,36 x 36bits 的乘法運算和54bits 累加器

- ? 支持多個乘法器級聯

- ? 支持寄存器流水線和旁路功能

- ? 預加運算實現濾波器功能

- ? 支持桶形移位寄存器

豐富的資源

- ? 4 輸入LUT(LUT4)

- ? 雙沿觸發器

- ? 支持移位寄存器和分布式存儲器

- ? 支持雙端口、單端口以及偽雙端口模式

- ? 支持字節寫使能

- ? 靈活的PLL+DLL 資源

- ? 實現時鐘的倍頻、分頻和相移

- ? 全局時鐘網絡資源

- ? 支持JTAG 配置模式

- ? 支持4 種GowinCONFIG 配置模式:SSPI、MSPI、CPU、SERIAL

- ? 支持數據流文件加密和安全位設置


產品參數

器件

GW2A-18

GW2A-55

邏輯單元(LUT4)

20,736

54,720

寄存器(FF)

15,552

41,040

分布式靜態隨機存儲器S-SRAM(bits)

41472

109440

塊狀靜態隨機存儲器B-SRAM(bits)

828K

2520K

塊狀靜態隨機存儲器數目B-SRAM(個)

46

140

乘法器(18x18 Multiplier)

48

40

鎖相環(PLLs+DLLs)

4+4

6+4

I/O Bank 總數

8

8

最多用戶 I/O

319

607

核電壓

1.0V

1.0V

?

封裝

間距(mm)

尺寸(mm)

E-pad尺寸(mm)

GW2A-18

GW2A-55

QN88:QFN

0.4

10x10

-

66(22)

-

LQ144:LQFP

0.5

22x22

-

119(34)

-

EQ144:LQFP

0.5

22x22

9.74x9.74

119(34)

-

MG196:MBGA

0.5

8x8

-

114(39)

-

PG256:PBGA

1.0

17x17

-

207(73)

-

PG256S:PBGA

1.0

17x17

-

192(72)

-

PG256C:PBGA

1.0

17x17

-

190(64)

-

UG324:UBGA

0.8

15x15

-

-

240(87)

PG484:PBGA

1.0

23x23

-

319(77)

319(75)

PG1156:PBGA

1.0

35x35

-

-

607(96)




?

? 器件

GW2AR-18

? 邏輯單元(LUT4)

20,736

? 寄存器(FF)

15,552

? 分布式靜態隨機存儲器S-SRAM(bits)

41,472

? 塊狀靜態隨機存儲器B-SRAM(bits)

828K

? 塊狀靜態隨機存儲器數目B-SRAM(個)

46

? SDR/DDR SDRAM(bits)

64M/128M

? PSRAM(bits)

64M

? 乘法器(18X18 Multiplier)

48

? 鎖相環(PLLs+DLLs)

4+4

? I/O Bank總數

8

? 最多用戶I/O

140

? 核電壓

1.0V

封裝

器件

Memory類型

可用PLL

LQ144

GW2AR-18

SDR SDRAM

PLLL0/PLLL1/PLLR0/PLLR1

EQ144

GW2AR-18

SDR SDRAM
PSRAM

PLLL0/PLLL1/PLLR0/PLLR1

QN88

GW2AR-18

SDR SDRAM
PSRAM

PLLL1/PLLR1

LQ176

GW2AR-18

DDR SDRAM

PLLL1/PLLR0/PLLR1

EQ176

GW2AR-18

DDR SDRAM

PLLL1/PLLR0/PLLR1

封裝

間距(mm)

尺寸(mm)

E-pad尺寸(mm)

GW2AR-18

LQ144

0.5

22X22

-

120(35)

EQ144

0.5

22x22

9.74 X 9.74

120(35)

QN88

0.4

10X10

-

66(22)

LQ176

0.4

22x22

-

140(45)

EQ176

0.4

22x22

6 X 6

140(45)


注:[1] LQ144和QN88集成的是64M的SDR SDRAM;LQ176集成的是128M的DDR SDRAM

文檔
分類檢索
標題
文檔ID
版本
發布日期
文件格式
最新
    DS102
    1.5
    2019 / 07 / 11
    PDF
    DS226
    1.6
    2019 / 04 / 03
    PDF
    UG110
    1.08
    2019 / 04 / 15
    PDF
    UG110
    1.08
    2019 / 04 / 15
    EXCEL
    UG113
    1.07
    2019 / 07 / 11
    PDF
    UG113
    1.07
    2019 / 07 / 11
    EXCEL
    UG115
    1.1
    2019 / 04 / 03
    PDF
    UG115
    1.1
    2019 / 04 / 03
    EXCEL
    UG111
    1.3
    2019 / 08 / 05
    PDF
    UG229
    1.1
    2019 / 04 / 29
    PDF
    UG207
    1.0
    2018 / 08 / 22
    PDF
    UG207
    1.0
    2018 / 08 / 22
    EXCEL
    UG168
    1.0
    2019 / 08 / 05
    PDF
    UG168
    1.0
    2019 / 08 / 05
    EXCEL
    UG169
    1.0
    2019 / 08 / 05
    PDF
    UG169
    1.0
    2019 / 08 / 05
    EXCEL
    TN658
    1.1
    2018 / 06 / 11
    PDF
    TN660
    1.1
    2019 / 08 / 05
    PDF
    TN661
    1.0
    2018 / 07 / 02
    PDF
    TN653
    1.06
    2018 / 11 / 19
    PDF
    UG206
    1.6
    2019 / 06 / 11
    PDF
    UG109
    1.03
    2018 / 06 / 11
    PDF
    UG290
    1.05
    2019 / 01 / 10
    PDF
    UG286
    1.3
    2018 / 06 / 11
    PDF
    UG287
    1.10
    2018 / 06 / 11
    PDF
    UG288
    1.08
    2018 / 06 / 11
    PDF
    UG289
    1.3
    2018 / 06 / 11
    PDF
    QF100
    1.03
    2019 / 05 / 17
    PDF
    PK100
    1.02
    2019 / 05 / 17
    PDF
    參考設計

    晨熙家族

    基于高云半導體FPGA的MIPI接口匹配方案


    ▲ 符合標準《MIPI Alliance Standard for DPHY Specification》版本1.1。

    ▲ MIPI CSI2 和 DSI, RX 和 TX 器件接口。


    了解更多

    晨熙家族

    基于高云半導體FPGA的RISC-V方案


    ▲ 包含一個32-bit的RISC-V微處理器和系統外設。



    了解更多

    設計資源
    軟件
    覆蓋整個設計流程,非常易于使用
    高云云源軟件
    開發套件和開發板
    我們的開發板和開發套件能夠簡化您的設計流程
    高云開發套件系列
    質量管理與可靠性
    利用領先的系統、技術和方法滿足嚴苛的環境與產品要求
    質量管理與可靠性
    加速產品創新速度,降低系統開發成本
    我們致力于提供高效、低成本、高集成度的解決方案,幫助客戶提供開發速度,縮短設計周期,推進產品上市時間,為客戶搶占市場先機提供穩固保障。